Projetos de Circuitos Integrados Digitais I

Prática 1:


http://www.megaupload.com/?d=ZF6LSHVJ

http://dl.dropbox.com/u/6783517/Exp2_projII.doc

No fim das contas, qual a equação que usa o Vgs - Vt e o Vdd - 0,4, dá questão 5 da pratica 2?

Galera, pra quem nao sabia, igual a mim, o projeto 2 é pra ser entregue até sexta feira 17/09. ;D

nao vai ter aula essa semana?

Fer, sua aula será só na sexta-feira.

Alguem upa a prática 4, por favor? meu pc la ta com os USB zuado =/

vlw!

A prática 4 é pra sexta feira 15/10.

Alguem poderia informar os dias que ficaram para as provas e aulas extras. Obrigado.

Ficou o seguinte:
P1 - dois horários diferentes: 30/11 às 10:00 e 02/12 às 16:20
P2 - dois horários diferentes: 07/12 às 10:00 e 07/12 às 16:00

Só que dia 07/12 tem prova de Hipermídia, então provavelmente esse horário de tarde vai mudar..

A prova de hipermidia não é dia 30/11? Pelo menos, é o que ta falando naquele último cronograma que chegou por email..

Pois é Deads. A gente não prestou atenção nisso quando marcamos.
Podemos ver com o Nava de mudar, pq acho meio difícil o prof. de multimídia mudar.

Alguem poderia upar o arquivo da experiencia 7? eu to com uma errada aki, ta com um exercicio diferente =/

Galera mandei um e-mail pro navarro pedindo uma prova de anos anteriores para estudar para a prova de Projetos de Circuitos Integrados Digitais I e ele me mandou este arquivo que se encontra no link abaixo. Além disso ele disse que com certeza na nossa prova cairá alguma questão para projetar uma fonte de corrente.

http://www.4shared.com/document/e1Ng8B04/ProjetoDig_2007-2_.html

Alguém lembra aquele comando no Ic Studio que dividia um transistor com W muito grande em dois ou mais? A gente usou naquele relatorio da fonte de corrente, se nao me engano..

se não me engano eh Fold()

Alguém que fez a prova hoje poderia falar como foi a prova, e se possível postar a prova aki

abs

Entao, a prova ontem foi bem parecida com a prova que ele mandou pra vc, lukao!

Ele deu uma porta NOR de 3 entradas, no primeiro pediu pra gente dimensionar os transistores NMOS sendo q os Wp dos PMOS eram de 12um. Ai pediu pra fazer o esquemático. Depois, o layout e arrumar os ports.
Ai, no 4, tinha o esquemático de um contador com umas portas lógicas AOI211 (sei lá q porta é essa) e ele pediu pra gente só refazer esse esquemático no IC Station. No 5, pediu pra gente calcular a freq. máxima de acordo com os valores tabelados lá. No 6, pediu pra gente preparar um arquivo de simulaçao e determinar o número q ele dividia o sinal de clock. No 7 e 8, era pra fazer o layout e simular e ver a freq maxima mais uma vez.
No 9, ele pediu pra gente projetar (dimensinar) uma fonte de corrente para uma corrente de saída de 0,95uA da melhor forma possível, vista em aula. Ficou bem vaga mesmo essa questão. E no 10, se nao me engano, era pra fazer o esquemático dela no Ic Station e simular de uma forma q ele pedia lá.

Ele deu 3hrs pra fazer a prova. Mas mesmo assim, o tempo foi meio curto. Mas não tava dificil não..

Pessoal,

alguém tem a prova 2 de anos passados ou alguém da primeira turma pode comentar como foi a prova?

vlwss

Sobre a prova do primeiro lab, a prova é exatamente igual ao que o Deads descreveu nos comentários acima. Sobre a prova do segundo lab, é só enviar um e-mail pra ele que ele envia a prova.

abs

Galera ta ai a prova que pediram

Prova Projetos Digitais II

Alguem poderia me passar a resposta da questão 17 do relatório 6?

Ele pergunta se o caminho crítico calculado pelo Leonardo tá certo.. a minha resposta tava meio certa e ele escreveu um monte de coisa que não entendi.

Bom Filipi, eh pq os clocks dos blocos eh diferente, entao o caminho q o leonardo calcula pode estar errado.
O que ele queria q vc falasse era isso, q o leonardo nao considera os diferentes clocks na hora de achar o pior caminho, e por isso pode errar (e vai errar, varias vezes, segundo o navarro)


Ah, e um aviso...cheguei no lab e fui ver o pc qta simulando la....sao 10 e meia da manha, e a simulacao nao atingiu nem 10%...
Dae a gente foi conferir e a simulacao ta meio estranha...o nosso, foi simulado pra 0.3 milissegundo, com passo de 0.1nano minimo e 1 nano maximo e demorou 1h.
A simulacao q ta rodando pega de 0.01 nano no minimo e 10 nano no maximo, mas ta rodando pra 3600 segundos....isso deve demorar mais de um mes pra simular, faaacil.
Se a pessoa q ta simulando ver, eh bom conferir, pq nao vai dar certo...
Abraços!

Simular eh pros fracos, depois do projeto é MANDAR FABRICAR. fuck yeah

Ow.. os veteranos me passaram uma biblioteca completa pra fazer o gate-array.. é bem simples de usar e tá tudo pronto.. é só colar a biblioteca no seu projeto e usar o modelo..
Quem quiser tá aqui: http://www.wuala.com/Naty/Navarro/gatearray.zip